

(19) Japanese Patent Office (JP)

(12) Official Gazette for Kokai Patent Applications (A)

(11) Japanese Patent Application Kokai Publication No. S57-14922

(51) Int. Cl. ³

Identification Symbol

JPO File Number

G 06 F 1/04 6974-5B

13/00

7361-5B

(43) Kokai Publication Date:

January 26, 1982

Number of Inventions:

Request for Examination: Not Submitted

(Total of 3 pages in the original Japanese)

(54) Memory storage device

(21) Patent Application Filing Number:

\$55-89232

(22) Patent Application Filing Date:

July 2, 1980

(72) Inventor:

Junichi Taguri

c/o Hitachi, Ltd., Kanagawa Plant

1 Horiyamashita, Hadano City

(71) Applicant:

Hitachi, Ltd.

1-5-1 Marunouchi, Chiyoda-ku, Tokyo

(74) Agent:

Toshiyuki Susukida, Patent Attorney

Specification

1. Title of the Invention

Memory storage device

2. Claims

1.

In a memory storage device that operates synchronized to the master clock of a central processing unit, a memory storage device characterized by the fact that multiple groups of

a clock selector that selects from the above-mentioned master clock an interface signal receiving and sending clock, and due to the fact that the selection conditions of said clocks are established from the outside,

a configuration control register that controls the above-mentioned clock selector by said selection conditions are provided.

3. Detailed Description of the Invention

The present invention relates to a memory storage device (hereafter referred to as "MS"), particularly, one related to an MS that can freely select the receiving and sending clocks of the interface signal.

In an MS that carries out the receiving and sending operations of the interface signal synchronized with the master clock of the central processing unit (hereafter referred to as "CPU"), taking into consideration the delay due to the machine cycles of the CPU, as well as the length of the cable between the CPU and the MS, and the like, the transfer time between the CPU and the MS is decided among any of 1/4, 2/4, 3/4 or 4/4 machine cycles, and the like.

After that, the MS decides the interface signal receiving and sending clock based on the sending and receiving time of the interface signal in the CPU, and furthermore, the transfer time decided as mentioned above.

FIG. 1 is a connection diagram of the conventional MS and CPU.

In MS1 an interface receiving latch 2, an interface sending latch 3, a control part 4 and a memory part 5 are provided and connected to the CPU 6 via the interface receiving latch 2 and sending latch 3.

The *n* interface signals S_i (1 – n) transferred from the CPU 6 are latched to the interface receiving latch 2 by the respective clock signals ti. The control part 4 and the memory part 5 operate according to this latch information.

The interface sending latch 3 sends the report information of this series of operations to the CPU 6 as m interface signals $S_o(1-m)$ according to the clock signal tj.

In the case of FIG. 1, as for the latch clocks ti, tj of the interface receiving latch 2 and the interface sending latch 3, the respective clocks divided from the clock generating part 10 of the CPU 6 are used, and with respect to the sending and receiving clocks of the

interface signal in the CPU 6, clocks that have shifted only the transfer time (1/4, 2/4, 3/4 or 4/4 machine cycles, and the like) between the CPU 6 and the MS1 are used.

In this way, because up to now the interface signal receiving and sending clocks in the MS are fixed by the hardware, when a change of the machine cycle and a change of the connection group length has occurred, a large scale change of the hardware is necessary. Furthermore, sharing the MS is impossible by other CPUs which have different machine cycles or connection cable lengths, and a MS becomes exclusively used for a specific CPU.

The purpose of the present invention is to offer an MS that gives a logical degree of freedom to the time relationship of the interface system and makes possible a connection to many types of CPUs that have different machine cycles as well as a change of the time relationship of the interface system, without changing the hardware, in order to solve the above-mentioned conventional problem.

The MS of the present invention is characterized by the fact that it provides multiple selectors for selecting clocks that decide the timing of the receiving and sending of the interface signal, and forming a pair with these selectors, configuration control registers that control the selection condition of the selectors, and select the interface signal receiving and sending clocks by writing control information from the outside to these configuration control registers.

Below, the embodiment of the present invention is explained by means of FIG. 2.

MS1, the same as formerly, provides an interface receiving latch 2, an interface sending latch 3, a control part 4 and a memory part 5 connected to a CPU 6. The n interface signals S_i (1 – n) sent from the CPU 6 are latched to the interface receiving latch 2 by each clock signal ti. The control part 4 and the memory part 5 operate according to this latch information.

The interface receiving latch 3 sends the report information of this series of operations to the CPU 6 as m interface signals $S_o(1 - m)$ by means of a clock signal tj.

MS1, besides these, is provided with a configuration control register 7 and a clock selector 8, and the latch clocks of the interface receiving latch 2 and the interface sending latch 3 each receive the clocks ti or tj logically selected by the clock selector 8. Furthermore, the logical clock selection based on this clock selector 8 is controlled by the configuration control register 7. Furthermore, the writing in of the selection conditions to the configuration control register 7 can be executed by various methods such as scanning in or the operation of a switch of a panel.

Furthermore, with respect to the input/output interface signals, multiple sets of the configuration control register 7 and the clock selector 8 of these have been prepared, and by the writing in to each configuration control register 7, logically and freely selecting the receiving and sending clocks of the interface signal is possible.

As explained above, according to the present invention, because the receiving and sending clocks of the interface signals of the MS can be logically and freely selected, the sharing of the MS by CPUs that have different machine cycles or connection cable

lengths is possible, and in the state of being connected to a specific CPU, there is no necessity to change the hardware at the time of a change of the machine cycles, a change of the connection cable length, or a change of the performance of the memory device. Moreover, the clock signal can be changed experimentally, and a marginal test of the interface signal can be carried out simply.

4. Brief Description of the Drawings

FIG. 1 is a connection diagram of the conventional MS and CPU; FIG. 2 is a connection diagram of the MS and CPU that shows the embodiment of the present invention.

- 1 memory storage device (MS)
- 2 interface receiving latch
- 3 interface sending latch
- 4 control part
- 5 memory part
- 6 central processing unit (CPU)
- 7 configuration control register
- 8 clock selector
- 10 clock generating part
- to 3 master clock
- $S_i(1-n)$ interface receiving signal
- $S_i(1-m)$ interface sending signal

Agent: Toshiyuki Susukida, Patent Attorney

- FIG. 1
- FIG. 2

49 日本国特許庁 (JP)

40特許出願公開

♥公開特許公報(A)

昭57—14922

(1) Int. Cl.³ G 06 F 1/04 13/00 識別記号

庁内整理番号 6974-5B 7361-5B ❸公開 昭和57年(1982) 1月26日

発明の数 1 審査請求 未請求

(全 3 頁)

⊗記憶装置

②特 顧 昭55-89232

②出 顧 昭55(1980)7月2日

②発 明 者 田栗順一

秦野市堀山下1番地株式会社日

立製作所神奈川工場內

切出 頤 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

②代理 人 弁理士 幕田利幸

州 福 福

- 1 発明の名称 記憶装置
- 2 存許請求の範囲、

中央処理技能の基本タロックに関係して動作 する配性装能にかいて、インタフェースを号の 文信かよび送信のタロックを上記基本タロック から過れするタロッタ、セレクタと、数クロックの過れ条件が外替から改定されることにより 以過れ条件で上記タロック・セレクタを調整するのは調響レジスタとを、複数組役けることを 特致とする配律を使

5 発明の幹額な収明

本名明は、記は民成(以下MSと記す)に減し 所にインタフェース名号の交信をよび送信タの ・クを自由に最れてきるMSに関するものである。 中央処理検え(以下 CPO と記す)の基本タの ・クに同初してインタフェース信号の交信をよ び送信動作を行うMSにかいては、CPO のマンン サイクル、かよび CPO とMS の間のケーブル長等 による遅れを分成して、CPO と MS 間の仮送時間 を、火、火、火、 または火 マシン・ティクル等のうちの何れかに戻宅している。

それから、MSはCPUにかけるインタフェース 名号の遺信かよび交信時間と、さらに前述フェー うに決定された妄思時間により、インタフェー 気信かよび送信タロックを決定である。 ないまり、世界のMSとCPUの最終図である。 MSIには、インタフェース受信がよかよい。 とのようが設けられ、インタフェース受信がある。 でPUをから妄ざされる。本のインタフェースは でPUをから妄ざされる。本のインタフェースは サン((1-1)は、各々クロック信号にでインタフェー でPUをから妄ざされる。なのラッチ 情報により、例如はくかよび記憶がらが動作する。

インタフェース送信ファナ 5 は、Cの一法の 動作の報告情報をタロ.c タ信号(iにより a 本の インタフェース信号 5 c (1-a) として CPU a に送 はする。

付款457- 14922(2)

は1回の場合、インタフェース交信ラッナ 2 シェびインタフェース送信ラッナ 3 のラッナ・ クロック (i、 i) は、各々 CPU6 のクロック発生 町10から分配されたタロッタが使用され、CPU6 にかけるインタフェース信号の送信かよび受信 タロックに対し、CPU6 と MS1 間の転送時間(ソイ、アイ、シイミたはイイ マンン・サイタル等) たけずらしたクロックが用いられる。

このように、従来は、MSにかけるインタフェース信号の受信がよび送信のチェッタが、ハードウェアにより間定されているため、マンン・サイタルの変更、姿貌ケーブル長の変更が発生した場合、ハードウエアの大幅な変更が必要である。また、マンン・サイタルまたは姿貌ケーブル長の具なる他のCPUからMSを共用することが不可能であり、MSは特定のCPU専用になっている。

本発明の目的は、このような使来の問題を解 戻するため、インタフェース系の時間関係に論 地的な自由度を与え、ハードウェアを変更する ととなくマシン・ナイチルの具なる多様のCPU への接続、シよびインタフェース系の時間関係 の変更を可能化したMSを提供することにある。

本発明のMSは、インタフェース信号の受信か よび送信のタイミングを決定する複数個のタロ ッタ選択用セレタタと、これらのセレタタと対 をなし、かつセレクタの選択条件を制御レジスタ は創御レジスタを放け、この構成割御レジスタ に外部から制御情報を書き込むととにより、イ ンタフェース信号の受信、送信タロックを送択 するととを特徴としている。

以下、本発質の実施例を、第2因により設明 する。

ナる.

インメフエース送信ラッチ 3 は、との一連の 動作の優告情報を、クロック信号 6.7 により ** 本 のインタフエース信号 5. (1-*) として CPU 6 に 送信する。

WS1 は、これらの他に爾皮制御レジスタイン よびクロック・セレクタ 8 を優えてかり、イン タフエース受信ラッチ 2 かよびインタフエース 送信ラッチ 3 のラッチ・タロッタは、各々タロ ック・セレタタ 8 により検理的に選択されたタ ロックにまたはいを受ける。また、このクロッ ク・セレクタ 8 による暗理的なクロック選択は 係成例例レジスタイにより制御される。さらに 成成例例レジスタイへの選択条件の書き込みは スキャン・インまたはパネルのスイッチ操作等 のほ々の方法により実行可能である。

なか、人出力インタフェース包号に対し。 これらの供収制御レジスタ1、タロック、セレタタ は収数組用意されてかり、各々構成制御レジスタ1への母を込みにより、インタフェース

信号の交信をよび丞信クロックを論理的に目的 に退択することが可能である。

以上記明したように、本義明によれば、x5のインメフェース信号の受信をよび送信クロ・クを放理的に自由に選択できるため、マシン・サイクルまたは硬化ケーブル長の異なる他のCPUによるx5の共用が可能であり、また特定のCPUによるx5の共用が可能であり、また特定のCPUによるなでは、マシン・サイクルの変更、あるいはメモリホーブル長の変更、あるいはメモリホークの大力がない。さらに、成数的にクロ・クラを変更して、イン・フェース信号のマーツナル試験を簡単に行うことができる。

4 図面の簡単な反射

其「図は従来のMS とCPU との最級を、第2図 は本発明の実施例を示すMS とCPU との乗扱回で もる。

1 … 紀弦俱載(AS) 2 … インタフエース 交信ファナ

♪···インチアエース送ほうッチ

4 … 劉興縣

5 … 配位型

4 ···中央处理委任(CPU)

7 … 構成制物レジスタ - 8 … タロック・セレ

7 9


10…クロック発生器

ひーと…当本ノロック

Si (1-a) … インタフエース受信自号

Si(1-n)…インタフエース送佐佐号

代现人分理士 淳 田 利、等



2 D

